随码网网友OC_Formula提供线索，三星官方发布消息，高性能计算（HPC）的HBM内存有了新进展。据透露，9.8Gbps的HBM3E产品已经开始向客户提供样品，而HBM4内存预计将于2025年推出。目前还没有关于HBM4的正式规范，但台积电在2023 OIP论坛阿姆斯特丹厂上给出了部分制定中的标准。

未来HBM4内存的接口位宽将翻倍，达到2048 bit。同时，出于多种技术原因，台积电希望在不增加HBM内存堆栈占用空间的情况下实现这一目标，这将使得下一代HBM内存的互连密度翻倍，而无需进一步提高时钟速度。这将会使得HBM4在多种技术层面上实现重大飞跃。

在DRAM堆叠方面，一个2048bit的内存接口需要大幅增加硅通孔的数量。同时，外部芯片接口将需要将凸块间距缩小到55微米以下，同时大幅增加微凸块数目。HBM4还将采用16-Hi堆叠模式，也就是说在一个模块中堆叠16个内存芯片，这也将致使其技术复杂性进一步提高。

所有这些新指标反过来都需要芯片制造商、内存制造商和芯片封装公司之间采取更加紧密的合作方式，以确保一切顺利地进行。台积电设计基础设施管理负责人丹・科赫帕恰林表示：“因为他们没有将速度加倍，而是将接口引脚加倍。这就是为什么我们正在努力确保我们与所有三个合作伙伴合作，使他们的HBM4可以通过我们的先进封装合格，并确保RDL或中介器或两者之间的任何内容都可以支持HBM4的布局和速度。所以，我们正在与三星、SK海力士和美光保持合作。”